Сумматор: от полусумматора к 74HC283
Паспорт модуля
| Параметр | Значение |
|---|---|
| Аудитория | все контуры; пройдены М0–М2 |
| Аутентичная задача | собрать 8-битный сумматор — сердце будущего АЛУ (М4) и процессора (М13) |
| Объём | 3 занятия × 60–90 мин |
| Оборудование | 74HC86, 74HC08, 74HC32, 74HC283 ×2 (КР1533ИМ6), DIP ×2 линейки, светодиоды ×9, макетка, симулятор Digital |
| Ограничения | 5 В, без пайки |
Аутентичная задача. После модуля обучающиеся смогут: собрать и проверить сумматор двух 8-битных чисел и объяснить путь переноса от младшего разряда до выхода Cout.
Цели
| № | Обучающиеся … | Блум—Андерсон | Миллер | Проверка |
|---|---|---|---|---|
| 1 | объясняют механизм переноса и различие полу-/полного сумматора | понимать | знает | квиз |
| 2 | собирают полный сумматор из вентилей по своей схеме | применять/создавать | показывает как | сборка + таблица 8 строк |
| 3 | каскадируют 74HC283 до 8 бит и проверяют контрольными примерами | применять | показывает как | чек-лист 8 примеров |
| 4 | объясняют, почему сквозной перенос медленный и что делает ускоренный | анализировать | знает как | устный разбор + 🔴 измерение |
Оценивание
| Занятие | Цель | Средство | Тип |
|---|---|---|---|
| 1 | 1, 2 | таблица полного сумматора «предсказание→факт», все 8 строк | формирующее |
| 3 | 3, 4 | чек-лист: 0+0, 1+1, 5+3, 100+55, 128+128, 255+1, 200+100, 127+1 + вопрос о судьбе 9-го бита | итоговое |
Путь и разборы
| № | Тема | Разминка | Ядро занятия |
|---|---|---|---|
| 1 | Полусумматор → полный | де Морган (М1) | worked example: S=A⊕B⊕Cin, Cout=AB+Cin(A⊕B); сборка из 86/08/32 |
| 2 | 4 бита на 74HC283 | таблица полного сумматора | разбор даташита: Cin=выв. 7, Cout=выв. 9, VCC=16, GND=8 (сверить с даташитом производителя!); сборка с DIP и линейкой светодиодов |
| 3 | 8 бит: каскад | 3 вопроса зан. 2 | 🟡🔴 по спецификации, 🟢 по монтажке: Cout младшего → Cin старшего; чек-лист |
flowchart LR
A0["A[3:0], B[3:0]"] --> C1["74HC283 №1<br/>Cin=0"]
C1 -- "Cout→Cin" --> C2["74HC283 №2"]
A1["A[7:4], B[7:4]"] --> C2
C1 --> S0["Σ[3:0]"]
C2 --> S1["Σ[7:4] + Cout (9-й бит)"]
Сквозной vs ускоренный перенос. В цепочке полных сумматоров перенос «бежит» через все разряды — задержка растёт линейно с разрядностью (worst case 255+1). Внутри 74HC283 стоит схема ускоренного переноса (carry-lookahead): P=A⊕B, G=A·B, и переносы вычисляются параллельно. 🔴-задание: оценить по даташиту задержку tPD Cin→Cout и посчитать предельную частоту 32-битного каскада — этот расчёт вернётся в М17, когда ПЛИС-АЛУ поедет на 50 МГц.
Типичные ошибки: висящий Cin младшего корпуса («плавающие» суммы) — Cin строго на GND; забытый перенос между корпусами — суммы ломаются ровно на границе 16 (диагностический признак, проговорить как метод); перепутан порядок разрядов — ловится на несимметричных примерах (100+55), именно поэтому они в чек-листе; светодиоды без резисторов.
Уровни
Полный сумматор по схеме + 4-битный на 283 по монтажке.
8-битный каскад по спецификации, чек-лист составлен самостоятельно с граничными случаями.
Расчёт задержки каскада, задача «сумматор на 3 числа минимальным числом корпусов» (carry-save как идея), измерение tPD осциллографом.